友情鏈接:
合作聯(lián)系
|
ASPEN培訓課程
數(shù)字芯片后端設計實戰(zhàn)培訓課程
課程簡介：
本課程詳細講解數(shù)字集成電路后端實現(xiàn)的每個步驟:邏輯綜合、布局、時鐘樹、布線、優(yōu)化、ECO、GDSII,培養(yǎng)具備獨立工程能力的數(shù)字IC后端工程師。
適合人群：
本課程適合本科及以上學歷，理工科相關專業(yè)的人群學習（含材料、工藝、物理、自動化等專業(yè))；
課程安排：
線上直播課+線下項目實訓，上課時間為每周3次，每次2節(jié)課，24小時實時答疑；
項目實操：
項目名稱:SoC芯片后端實現(xiàn)(低功耗SoC芯片)
模塊級項目：MCU、AES（tsmc28）等；
項目特色：商業(yè)級真實項目
項目工藝：28nm；
就業(yè)薪資（參考）：
平均薪資37W/年
初級工程師(20W-50W)、中級工程師(45W-80W)、高級工程師(60w-100w)
課程大綱：
第一階段
計算機操作系統(tǒng)UNIX應用基礎；
半導體器件原理及集成電路概論；
集成電路設計導論及流程；
版圖設計工具及使用方法；
項目設計實踐（C）。
CMOS集成電路設計原理；
ASIC設計導論；
IC布局布線設計；
可測性設計；
項目設計實踐。
Synopsys DC（Design Compiler） 綜合
1，綜合的概念
2，綜合庫與工具介紹
3，工作環(huán)境的設立和關鍵命令
4，綜合前的準備工作
5，芯片邏輯代碼和流片廠庫的結合
6，綜合的過程
7， 綜合后網表的導出
8，時序SDC的導出
9，Synopsys DC 為Cadence Encounter工具所做的準備工作。
10，快速綜合TCL腳本使用技巧
Cadence Encounter 布局布線
1.網表和工程庫的結合
2，環(huán)境變量的設置和關鍵命令
3,布局布線前的準備工作
4，Synopsys DC工具和Cadence Encounter工具的銜接和配合
2.Floor plan
3.電源規(guī)劃
4.布局、擺放
5.時鐘樹
6.布線
Cadence Virtuos 芯片焊盤和封裝
1，環(huán)境變量的設置和關鍵命令
2，庫的導入
3，快速建立工作環(huán)境的方法
4，焊盤庫和工藝庫的建立
5，Encounter def文件的導入
6，Encounter和Virtuoso的配合
7，芯片文件的導入
8，焊盤和封裝的仿真
9，焊盤、封裝與芯片的管腳規(guī)劃
10，連線技巧
Synopsys PT（PrimeTime） 驗證仿真
1，環(huán)境變量的設置
2，關鍵命令
3，仿真驗證過程
4，仿真驗證報告的產生
5，快速驗證技巧
6，TCL腳本的使用技巧
第二階段 DFT可測試設計技術
基于Synopsys DFT compiler的DFT技術，介紹可測性設計技術、組合電路和時序電路的測試方法、基于TCL的DFT設計實現(xiàn)的基本流程。
1. VLSI test
2. DFT要點
3. DFT設計流程
4. DFT設計技巧
5. Fault model
6. ATPG
7. ATPG技巧
8. Fault simulation
9. Fault 要點
10. Fault 技巧
11. Fault 流程
12. Scan
13. 掃描技巧
14. 掃描要點
15. 掃描流程
16. JTAG
17. Logic BIST
18. Test compression
19. Memory test
20. Memory 測試要點
21. Memory測試流程
22. Memory測試技巧
23. scan chain/ BSD/BIST 概念與設計方法
24.DFT 的測試原理/測試方法( D算法 向量產生與仿真)
25.BSD 基本單元和JTAG測試
第三階段
1.Floor plan
2.電源規(guī)劃
3.布局、擺放
4.時鐘樹
5.布線
6.RC extraction
7.靜態(tài)時序分析（STA）
8.驗證
1)DRC
2)lvs
3)erc
9.項目實戰(zhàn)
10.數(shù)字后端全流程設計工具
11.相關工藝庫文件
第四階段 芯片后端全工具鏈、全流程實戰(zhàn)演練
項目實戰(zhàn)：
ARM9芯片后端設計整個流程項目實戰(zhàn)演練，使用后端的Synopsys公司的DC,PT等工具，
和Cadence公司的Encounter,Virtuoso等工具，多工具聯(lián)合從頭至尾強化練習整個芯片的生成過程。
*****************************************************************************************************
發(fā)展前景：
中國芯片業(yè)已經覺醒，并且正在不斷進步，從國際、國內市場來看，我國集成電路產業(yè)市場前景廣闊。在IC設計中，數(shù)字后端所占的人數(shù)比重一直是最多的，而且隨著芯片規(guī)模不斷加大，后端工程師需要的人數(shù)將會越來越多。資深數(shù)字后端工程師的薪資在50K-80K,所以對于IC行業(yè)科班出身或者想要轉行的在職人來前景都是很明朗的。
職業(yè)簡介：
數(shù)字后端處于數(shù)字IC設計流程的后端，屬于數(shù)字IC設計類崗位的一種。數(shù)字后端按崗位類別可以分為：邏輯綜合，布局布線physical design，靜態(tài)時序分析（STA），功耗分析Power analysis，物理驗證physical verification等崗位。
工作內容：
1.主要負責將RTL code轉換為實際后端使用的netlist網表
2.布局布線（PD），負責netlist到GDSII的轉化過程
3.靜態(tài)時序分析（STA）
4.物理驗證（PV）
5.功耗分析（PA）
6.熟練使用以下工具
8.布局布線：Innovus/Encounter, ICC2/ICC
9.綜合：DC， Genus
10.物理驗證：Calibre
11.靜態(tài)時序分析： PrimeTime, Tempus
12.功耗分析： Redhawk, Voltus，PTPX
所需技能：
1.具有較好的綜合知識，英語聽說讀寫能力，團隊合作，溝通能力，學習能力
2.有扎實的基礎知識，數(shù)字電路、半導體工藝基礎等
3.熟悉工具環(huán)境：LINUX，編輯器，EDA仿真工具
4.熟悉SoC從RTL到GDSII的完整設計流程
5.熟練綜合技能及相關EDA工具使用
6.熟練自動布局布線技能及相關EDA工具使用
7.熟練時序分析 (STA)
8.熟練物理驗證 (FV, PV, PA等）
適用人群：
有意應聘后端工程師的在職人員（統(tǒng)招本科及以上學歷）
高等院校電子類在校研究生（含材料、工藝、物理、自動化等專業(yè)）
