欧美福利在线播放_免费在线观看羞羞视频_加勒比色老久久爱综合网_性一交一乱一区二区洋洋av_国产麻豆麻豆_国产精品一线天粉嫩av_国产精品天美传媒入口_午夜a一级毛片亚洲欧洲_精品久久久久久久大神国产_四虎影视在线播放

       學(xué)習(xí)如何將用 MATLAB 軟件語言編寫的算法綜合到針對(duì) Xilinx FPGA 進(jìn)行了優(yōu)化的設(shè)計(jì)中。了解如何在 MATLAB® 軟件內(nèi)實(shí)現(xiàn)編碼修改，從而縮小面積和提升性能使用 AccelDSP™ 綜合工具的浮點(diǎn)到定點(diǎn)和設(shè)計(jì)探索特性來獲得優(yōu)結(jié)果。將綜合的 MATLAB® 軟件模塊并入到更大的HDL 設(shè)計(jì)或 System Generator 設(shè)計(jì)中。

        ?? MATLAB® 基礎(chǔ)
        ?? 數(shù)字信號(hào)處理基本理論

        ?? 介紹一種可在常規(guī) PCI 和 PCI-X 模式下調(diào)和工作的用戶應(yīng)用將非可綜合 MATLAB®軟件算法轉(zhuǎn)換成
            可以用 AccelDSP™ 綜合工具進(jìn)行綜合的設(shè)計(jì)
        ?? 弄清量化的概念，以及指定、監(jiān)視和控制 MATLAB® 設(shè)計(jì)中的比特位增長(zhǎng)
        ?? 將用于直接型 FIR 濾波器的 MATLAB® 軟件設(shè)計(jì)改成可綜合多相抽取式濾波器
        ?? 利用編碼風(fēng)格修改和 AccelDSP™ 創(chuàng)新來優(yōu)化設(shè)計(jì)，從而獲得更好的性能和功效
        ?? 編寫 MATLAB® 編碼修訂，來為設(shè)計(jì)增加硬件控制特性
        ?? 將綜合的 MATLAB® 模塊并入更大的 HDL 設(shè)計(jì)
        ?? 在更大的 System Generator 設(shè)計(jì)中導(dǎo)出和并入綜合的 MATLAB® 模塊

        實(shí)驗(yàn) 1：AccelDSP 入門 - 通過 AccelDSP 綜合工具了解基本設(shè)計(jì)流程。
        實(shí)驗(yàn) 2：可綜合 MATLAB - 將非可綜合 MATLAB 軟件設(shè)計(jì)轉(zhuǎn)換成可以用 AccelDSP 綜合工具
                          進(jìn)行綜合的設(shè)計(jì)。
        實(shí)驗(yàn) 3：量化 - 指定、監(jiān)視和控制綜合的設(shè)計(jì)中的比特位增長(zhǎng)。
        實(shí)驗(yàn) 4：多速率設(shè)計(jì) - 創(chuàng)建設(shè)計(jì)來模擬 2 倍抽取的效果。在 MATLAB 軟件中創(chuàng)建可綜合、多
                          相抽取式濾波器，并在 Xilinx FPGA 實(shí)現(xiàn)濾波器。
        實(shí)驗(yàn) 5：使用 AccelWare - 使用相當(dāng)?shù)?Firdecim AccelWare™ DSP IP 工具套件模塊替代多相
                          抽取式濾波器。
        實(shí)驗(yàn) 6：設(shè)計(jì)探索 - 利用 AccelDSP 綜合工具的設(shè)計(jì)探索特性來優(yōu)化設(shè)計(jì)，從而縮小面積和提
                          升性能。
        實(shí)驗(yàn) 7：添加硬件控制 - 修改 FIR 濾波器的源，以添加連續(xù)系數(shù)加載功能。
        實(shí)驗(yàn) 8：用于實(shí)現(xiàn)高硬件性能的編碼 - 了解 MATLAB 軟件編碼技術(shù)，以便利用偶對(duì)稱系數(shù)并
                          將性能提高到 300 MHz 以上。
        實(shí)驗(yàn) 9：復(fù)數(shù)綜合 - 探索現(xiàn)有的方法以綜合使用復(fù)數(shù)的設(shè)計(jì)。
        實(shí)驗(yàn) 10：系統(tǒng)硬件接口 - 將在 AccelDSP 綜合工具內(nèi)生成的接口信號(hào)連接到較大的HDL 設(shè)計(jì)
                            中。
        實(shí)驗(yàn) 11：System Generator 集成 - 將基于 MATLAB 的設(shè)計(jì)轉(zhuǎn)換成 System Generator模塊，
                            并將該模塊并入較大的 System Generator 設(shè)計(jì)中。